2021年Chiplet技術(shù)該如何發(fā)展
發(fā)布日期：【2021-11-18 10:18:06】 瀏覽次數(shù)：
隨著集成電路尺寸縮微，工藝制程技術(shù)的發(fā)展在穿孔、光刻、隧穿、散熱等方面都碰到了越來越多的技術(shù)瓶頸。要繼續(xù)推進(jìn)芯片性能提升，全球半導(dǎo)體領(lǐng)導(dǎo)廠商提出了不同的思路，包括從器件結(jié)構(gòu)、材料、封裝等方面來著手創(chuàng)新。而Chiplet逢此節(jié)點(diǎn)開始走向臺(tái)前，擔(dān)當(dāng)大任，但挑戰(zhàn)依然橫亙。在2021年伊始之際，就讓我們回望Chiplet走過的風(fēng)雨歷程以及未來的征途吧。
分而治之，Chiplet助力解決工藝集成難題
總體來看，Chiplet技術(shù)是SoC集成發(fā)展到一定程度之后的一種新的芯片設(shè)計(jì)方式，它通過將SoC分成較小的裸片（Die），再將這些模塊化的小芯片（裸片）互聯(lián)起來，采用新型封裝技術(shù)，將不同功能不同工藝制造的小芯片封裝在一起，成為一個(gè)異構(gòu)集成芯片。
Chiplet的概念早在10多年前就被提出了，為何在最近火熱起來了呢？廈門大學(xué)閩江學(xué)者特聘教授、博導(dǎo)，微電子與集成電路系主任于大全教授認(rèn)為，Chiplet技術(shù)的概念最初是從2.5D/3D IC封裝演變而來，以2.5D硅通孔中介層集成CPU/GPU和存儲(chǔ)器可以被歸類為Chiplet范疇。2013年，臺(tái)積電與賽靈思合作開發(fā)的FPGA就是一個(gè)典型案例。隨著摩爾定律發(fā)展進(jìn)一步放緩，工藝提升越來越困難，尤其是進(jìn)入到幾納米的工藝制程后只有很少的代工廠能做到，這種情況下，業(yè)界對Chiplet技術(shù)寄予厚望。Chiplet異構(gòu)集成封裝在一起有望解決因工藝提升困難而導(dǎo)致的芯片性能成本問題。
從目前采用Chiplet技術(shù)而大獲成功的AMD EPYC（霄龍）處理器上可見一斑。
正是采用了Chiplet技術(shù)，AMD EPYC 處理器成功實(shí)現(xiàn)了集成64核的高性能服務(wù)器芯片，如果采用之前的單一芯片設(shè)計(jì)，集成64核，在現(xiàn)有工藝下是不現(xiàn)實(shí)、也是不經(jīng)濟(jì)的。而AMD按功能需要?jiǎng)澐殖尚⌒酒?，采用最?yōu)的設(shè)計(jì)工藝制造，不僅可以降低成本，提升良率，讓多核復(fù)雜大芯片設(shè)計(jì)成為可能，同時(shí)，模塊化設(shè)計(jì)思路也可以提高芯片研發(fā)速度，降低研發(fā)成本。
于大全教授對此表示，以前的SoC芯片設(shè)計(jì)是系統(tǒng)整體設(shè)計(jì)，而現(xiàn)在的Chiplet技術(shù)可以將CPU這樣的大芯片按功能拆分成不同功能模塊，分別設(shè)計(jì)，分別制造，根據(jù)需要選用適合的封裝技術(shù)進(jìn)行系統(tǒng)集成，從而實(shí)現(xiàn)了一個(gè)系統(tǒng)芯片的功能。
這貌似應(yīng)驗(yàn)了那句俗語“天下事，分久必合，合久必分”?？磥?，在芯片設(shè)計(jì)的道路上，分而治之，進(jìn)而實(shí)現(xiàn)更高更復(fù)雜的集成也是螺旋式上升道路上的必經(jīng)階段。
實(shí)施Chiplet技術(shù)面臨的兩大挑戰(zhàn)：互聯(lián)與封裝
而讓多個(gè)小芯片裸片互聯(lián)起來并最終異構(gòu)集成成為一個(gè)大芯片，面臨諸多技術(shù)挑戰(zhàn)，這其中互聯(lián)和封裝是最需攻克的兩大“關(guān)卡”。
可以說，如何讓裸片與裸片之間高速互聯(lián)，是Chiplet技術(shù)落地的關(guān)鍵，這對芯片設(shè)計(jì)公司以及全產(chǎn)業(yè)鏈來說均是一大全新挑戰(zhàn)。
由光互聯(lián)論壇(OIF)定義的電氣I/O標(biāo)準(zhǔn)顯示，在超短距離和極短距離鏈路上（裸片與裸片互聯(lián)）數(shù)據(jù)傳輸速率高達(dá)112Gbps。芯片設(shè)計(jì)公司在設(shè)計(jì)裸片與裸片之間的互聯(lián)接口時(shí)，首要保證的是高數(shù)據(jù)吞吐量，另外，數(shù)據(jù)延遲和誤碼率也是關(guān)鍵要求，還要考慮能效和鏈接距離。
在互連方面，設(shè)計(jì)廠商各出奇招。Marvell在推出模塊化芯片架構(gòu)時(shí)采用了Kandou總線接口； NVIDIA推出的用于GPU的高速互聯(lián)NV Link方案；英特爾免費(fèi)向外界授權(quán)的AIB高級(jí)接口總線協(xié)議；AMD推出的Infinity Fabrie總線互聯(lián)技術(shù)，以及用于存儲(chǔ)芯片堆疊互聯(lián)的HBM接口……這些都是芯片設(shè)計(jì)公司在致力實(shí)現(xiàn)高速互聯(lián)上的不同嘗試。
而在封裝層面，包括英特爾和臺(tái)積電在內(nèi)的巨頭都在布局。
英特爾在異構(gòu)互聯(lián)的道路上已進(jìn)行了長期投入，多年前就推出了EMIB技術(shù),最近又推出了Foveros3D立體封裝技術(shù)。不同于以往單純連接邏輯芯片、存儲(chǔ)芯片，F(xiàn)overos可以把不同邏輯芯片堆疊、連接在一起，可以“混搭”不同工藝、架構(gòu)、用途的IP模塊、各種內(nèi)存和I/O單元。
基于Foveros 3D封裝技術(shù)，英特爾推出了酷睿處理器“Lakefield”，其中，CPU、GPU核心采用的是10nm工藝，I/O部分所在的基底層則是22nm工藝制造。
臺(tái)積電作為代工巨頭，自然也在重兵押注。
一年前，臺(tái)積電曾展示一款基于ARM內(nèi)核、采用Chiplet概念設(shè)計(jì)的芯片產(chǎn)品，利用了臺(tái)積電7nm工藝、LIPINCON互聯(lián)和CoWoS封裝技術(shù)制造。LIPINCON是一種高速串行總線，它是臺(tái)積電多年前就開始研發(fā)的裸片之間數(shù)據(jù)互聯(lián)接口技術(shù)。CoWoS是臺(tái)積電推出的 2.5D封裝技術(shù)，稱為晶圓級(jí)封裝，通過芯片間共享基板的形式，將多個(gè)裸片封裝在一起，主要用于高性能大芯片的封裝。
臺(tái)積電基于Chiplet理念的成功設(shè)計(jì)向業(yè)界傳遞了一種示范效果，對于想使用Chiplet理念來設(shè)計(jì)芯片但又沒有能力自研芯片接口的Fabless廠商，采用臺(tái)積電現(xiàn)成的接口LIPINCON IP無疑將極具吸引力。
多路并進(jìn) 助推Chiplet技術(shù)在國內(nèi)發(fā)展
國際巨頭紛紛排兵布陣，國內(nèi)廠商在代表未來的Chiplet 層面自然也要“趕趟兒”。
于大全教授認(rèn)為，從廣義的Chiplet，例如CPU/GPU+存儲(chǔ)器通過硅通孔中介層集成這個(gè)角度來看，國內(nèi)廠商已在跟進(jìn)，例如華為海思、中興等，已實(shí)現(xiàn)了一定的量產(chǎn)，當(dāng)然，代工還是由臺(tái)積電等企業(yè)來完成。從狹義的角度來看，將一個(gè)SoC分成幾個(gè)小芯片，通過硅通孔（TSV）再異質(zhì)集成起來，這種做法目前實(shí)施的公司還比較有限，未來這項(xiàng)技術(shù)估計(jì)會(huì)由蘋果等大公司驅(qū)動(dòng)發(fā)展，由臺(tái)積電這樣的代工企業(yè)來制造和集成。
另一方面，當(dāng)前Chiplet技術(shù)落地的制造和封裝能力，國內(nèi)還相對落后。于大全教授指出，這類的封裝技術(shù)，越來越向前道制造技術(shù)靠攏，他認(rèn)為，在高端封裝技術(shù)領(lǐng)域，前道封裝時(shí)代正在快速來臨。
不過，于大全教授也表示，現(xiàn)在是國內(nèi)發(fā)展先進(jìn)封裝技術(shù)的好時(shí)機(jī)，對于中芯國際這樣的國內(nèi)半導(dǎo)體制造龍頭企業(yè)，在受到美國制裁之后，先進(jìn)工藝制程的研發(fā)可能會(huì)受到限制，這種情況下，發(fā)展先進(jìn)封裝技術(shù)或可提供另一條可行道路。
除了中芯國際，國內(nèi)從事封裝制造的廠商也都在關(guān)注推進(jìn)先進(jìn)封裝技術(shù)的部署，特別是3D芯片堆疊封裝方面，紫光、武漢新芯、晶方科技、碩貝德等廠商已取得不錯(cuò)成績。
據(jù)于大全教授透露，其在廈門大學(xué)所從事的工作就是先進(jìn)封裝技術(shù)的研究，重點(diǎn)開展Chiplet的關(guān)鍵技術(shù)攻關(guān)，研究方向包括TSV、TGV、芯片堆疊、新型鍵合方案等，目前已有一些專利技術(shù)在申請準(zhǔn)備中。
另外，圍繞Chiplet技術(shù)實(shí)施的標(biāo)準(zhǔn)制定，也已引發(fā)了國內(nèi)相關(guān)廠商的高度重視。
在IC CHINA 2020大會(huì)上，芯原董事長戴偉民也極力推薦了Chiplet技術(shù)。他認(rèn)為Chiplet這種將不同工藝節(jié)點(diǎn)的裸片混封的新形態(tài)是未來芯片發(fā)展的重要趨勢之一，它將給半導(dǎo)體全產(chǎn)業(yè)鏈帶來新的機(jī)會(huì)。作為IP供應(yīng)商，芯原提出了IP as a Chip(IaaC)的理念，旨在以Chiplet實(shí)現(xiàn)特殊功能IP從軟到硬的“即插即用” ，解決7nm、5nm及以下工藝中性能與成本的平衡，并降低較大規(guī)模芯片的設(shè)計(jì)時(shí)間和風(fēng)險(xiǎn)。戴偉民特別強(qiáng)調(diào)了封裝和互聯(lián)對Chiplet的重要性，特別是芯片互聯(lián)，需要一個(gè)一致性協(xié)議問題，就涉及到了標(biāo)準(zhǔn)。
為此，構(gòu)建Chiplet產(chǎn)業(yè)聯(lián)盟就成了應(yīng)有之義。在2020年全球硬科技創(chuàng)新大會(huì)上，芯動(dòng)科技CEO敖海和中科院院士姚期智、紫光存儲(chǔ)CEO任奇?zhèn)サ裙餐瑔?dòng)了Chiplet產(chǎn)業(yè)聯(lián)盟。芯動(dòng)科技CEO敖海認(rèn)為，Chiplet技術(shù)對當(dāng)前突破AI和CPU/GPU等大型計(jì)算芯片的算力瓶頸具有重要戰(zhàn)略意義，是解決我國高質(zhì)量發(fā)展進(jìn)程中晶圓工藝“卡脖子”難題的關(guān)鍵技術(shù)之一。作為國內(nèi)一站式IP和芯片定制領(lǐng)軍企業(yè)，芯動(dòng)科技已推出了國產(chǎn)自主標(biāo)準(zhǔn)的INNOLINK Chiplet和HBM2E等高性能計(jì)算平臺(tái)技術(shù)，支持高性能CPU/GPU/NPU芯片和服務(wù)器。
除了封裝與互聯(lián)以外，支持Chiplet芯片設(shè)計(jì)的EDA工具鏈以及生態(tài)是否完善，是否可持續(xù)發(fā)展，也是Chiplet技術(shù)成功所需要解決的關(guān)鍵問題。
時(shí)下，我國芯片產(chǎn)業(yè)正處于新窗口機(jī)遇時(shí)期，Chiplet新型設(shè)計(jì)技術(shù)的出現(xiàn)，對國內(nèi)集成電路產(chǎn)業(yè)無疑是一個(gè)后來居上的有利契機(jī)，但這需要全產(chǎn)業(yè)培育從架構(gòu)、設(shè)計(jì)、晶圓到封裝和系統(tǒng)的全套解決能力。
據(jù)Omdia報(bào)告，2018年Chiplet市場規(guī)模為6.45億美元，預(yù)計(jì)到2024年會(huì)達(dá)到58億美元，2035年則超過570億美元。
面對接下來的Chiplet在全球市場上的井噴式增長，中國的IC業(yè)者能否抓住機(jī)會(huì)，分得一杯羹？進(jìn)而提升我國半導(dǎo)體在高性能芯片上的生產(chǎn)制造能力？現(xiàn)在的時(shí)機(jī)很關(guān)鍵。
